本书较为全面地讲述了物联网的基本知识、基本构件及相关理论，如EPC编码技术、RFID技术、物联网感测器技术、无线感测器网路技术、M2M技术等，并深入分析和探讨了物联网基本构件的电子技术基础。本书图文并茂，在写作构思和结构编排上力争全面、系统、深入，使读者不仅能够对物联网有一个较为清晰的了解和认识，还能够进一步地深入理解和研究这种新一代信息技术的电子技术构成。

第1章物联网概述

1.1物联网的定义

1.2物联网的起源

1.3物联网的三大推动力

1.3.1第一大推动力：政府

1.3.2第二大推动力：企业

1.3.3第三大推动力：教育界与科技界

1.4物联网的三个层次

1.5物联网的八层架构

1.6物联网的四大支撑技术

1.7物联网的理论基础

1.7.1物联网环境下的控制理论

1.7.2物联网环境下的资讯理论

1.7.3物联网环境下的网路科学

第2章标籤技术

2.1EPC编码

2.1.1EPC编码协定

2.1.2EPC系统结构

2.1.3EPC条形码标籤

2.1.4EPC、条形码、RFID标籤的区别

2.2RFID系统

2.2.1应答器原理

2.2.2阅读器部分

2.2.3RFID天线部分

2.2.4RFID中间件

本章小结

第3章物联网感测器技术

3.1感测器基础知识

3.1.1感测器的概念

3.1.2感测器的作用

3.1.3感测器的组成

3.1.4感测器的分类

3.1.5感测器的基本特性

3.2几种常用感测器介绍

3.2.1温度感测器

3.2.2湿度感测器

3.2.3超音波感测器

3.2.4气敏感测器

3.3智慧型感测器

3.3.1智慧型感测器的基本概念

3.3.2智慧型感测器的组成

3.3.3智慧型感测器的功能与特点

3.3.4基于IEEE1451的网路化智慧型感测器

3.3.5智慧型感测器标準体系

3.3.6智慧型感测器的套用

3.3.7智慧型感测器发展趋势

3.4MEMS技术

3.4.1MEMS概述

3.4.2MEMS特点

3.4.3MEMS套用

3.4.4常用的MEMS感测器

3.5感测器接口技术

3.5.1感测器接口特点

3.5.2常用感测器接口电路

3.5.3感测器与微型计算机接口的一般结构

3.5.4接口电路套用实例

本章小结

第4章无线感测器网路技术

4.1无线感测器网路概述

4.1.1无线感测器网路介绍

4.1.2感测器网路体系结构

4.1.3感测器网路的发展

4.2无线感测器网路的技术体系

4.2.1自组网技术

4.2.2节点定位技术

4.2.3时间同步技术

4.2.4安全技术

4.3无线感测器网路的通信协定

4.3.1无线感测器网路的路由协定

4.3.2无线感测器网路的MAC协定

4.4无线感测器网路的技术标準

4.4.1IEEE802.15.4标準

4.4.2ZigBee协定规範

4.5多感测器网路的信息融合

4.5.1无线感测器网路数据融合

4.5.2无线感测器网路数据融合分类模型

本章小结

第5章M2M技术

5.1概述

5.1.1M2M起源及现状

5.1.2M2M标準化工作

5.2M2M的体系结构、协定、内容

5.2.1M2M系统架构

5.2.2M2M关键技术

5.2.3M2M套用模式

5.2.4WMMP介绍

5.3M2M模组

5.3.1几种M2M模组介绍

5.3.2华为的M2M模组——MC323

5.4M2M套用

5.4.1医疗保健

5.4.2电力系统

5.4.3智慧型家居

5.5M2M前景和挑战

5.5.1M2M市场的前景

5.5.2当前M2M套用模式所存在的问题

本章小结

第6章数字逻辑基础

6.1数字逻辑电路概述

6.1.1数位讯号和数字逻辑电路

6.1.2数字逻辑电路的特点

6.1.3数字逻辑电路的分类

6.2数制与编码

6.2.1数制

6.2.2编码

6.3基本逻辑运算、複合逻辑运算及其描述

6.3.1逻辑代数与逻辑变数

6.3.2三种基本逻辑运算及其描述

6.3.3複合逻辑运算及其描述

6.4逻辑代数中的公式和定理

6.4.1基本公式

6.4.2常用公式

6.4.3基本定理

6.5逻辑函式的表示方法及相互转换

6.5.1逻辑函式的真值表

6.5.2逻辑函式的表达式

6.5.3逻辑函式的逻辑图

6.5.4逻辑函式的卡诺图

6.5.5逻辑函式各种表示方法之间的转换

6.6逻辑函式的化简

6.6.1逻辑函式的公式化简法

6.6.2逻辑函式的卡诺图化简法

6.6.3具有无关项的逻辑函式化简

本章小结

第7章组合逻辑电路

7.1组合逻辑电路概述

7.1.1组合逻辑电路的特点

7.1.2组合逻辑电路逻辑功能的描述方法

7.1.3组合逻辑电路的分类

7.2组合逻辑电路的分析方法和设计方法

7.2.1组合逻辑电路的分析方法

7.2.2组合逻辑电路的设计方法

7.3常用组合逻辑电路

7.3.1加法器

7.3.2数值比较器

7.3.3编码器

7.3.4解码器

7.3.5数据分配器

7.3.6数据选择器

7.4用中规模集成组合逻辑器件实现组合逻辑函式

7.4.1用二进制解码器实现组合逻辑函式

7.4.2用数据选择器实现组合逻辑函式

7.4.3用加法器实现组合逻辑函式

7.5组合逻辑电路的竞争冒险

7.5.1产生竞争冒险的原因

7.5.2检查竞争冒险的方法

7.5.3消除竞争冒险的方法

本章小结

第8章触发器

8.1触发器概述

8.1.1触发器的特点

8.1.2触发器的现态和次态

8.1.3触发器的分类

8.1.4触发器的逻辑功能描述方法

8.2基本触发器

8.2.1与非门构成的基本RS触发器

8.2.2或非门构成的基本RS触发器

8.3同步触发器

8.3.1同步RS触发器

8.3.2同步D触发器

8.3.3同步JK触发器

8.3.4同步T触发器

8.3.5同步触发器的动作特点及时序图

8.4边沿触发器

8.4.1边沿D触发器

8.4.2边沿JK触发器

8.4.3边沿触发器的动作特点及时序图

本章小结

第9章时序逻辑电路

9.1时序逻辑电路概述

9.1.1时序逻辑电路的特点

9.1.2时序逻辑电路逻辑功能的描述方法

9.1.3时序逻辑电路的分类

9.2时序逻辑电路的分析方法

9.2.1时序逻辑电路的分析步骤

9.2.2同步时序逻辑电路分析举例

9.2.3异步时序逻辑电路分析举例

9.3常用时序逻辑电路

9.3.1基本暂存器和移位暂存器

9.3.2计数器

9.4时序逻辑电路的设计方法

9.4.1基于触发器的同步计数器设计

9.4.2基于MSI计数器和逻辑函式修改技术的任意计数器设计

9.4.3基于触发器的一般同步时序逻辑电路设计

本章小结

第10章脉冲产生与整形电路

10.1脉冲产生与整形电路概述

10.2555定时器

10.2.1555定时器的电路结构

10.2.2555定时器的功能

10.3施密特触发器

10.3.1施密特触发器的特点

10.3.2由555定时器构成的施密特触发器

10.3.3施密特触发器的套用

10.4单稳态触发器

10.4.1单稳态触发器的特点

10.4.2由555定时器构成的单稳态触发器

10.4.3单稳态触发器的套用

10.5多谐振荡器

10.5.1多谐振荡器的特点

10.5.2由555定时器构成的多谐振荡器

10.5.3由555定时器构成的多谐振荡器的其他形式

10.6其他形式的脉冲产生与整形电路

10.6.1由门构成的施密特触发器和集成施密特触发器

10.6.2由门构成的单稳态触发器和集成单稳态触发器

10.6.3由门构成的多谐振荡器

10.6.4石英晶体多谐振荡器

本章小结

第11章数模与模数转换电路

11.1数模与模数转换概述

11.2数模转换器

11.2.1二进制权电阻网路D/A转换的基本原理

11.2.2R2R倒T形电阻网路D/A转换的基本原理

11.2.3DAC的主要技术指标

11.2.4集成DAC0832简介

11.3模数转换器

11.3.1A/D转换的基本原理

11.3.2并行比较ADC

11.3.3逐次逼近ADC

11.3.4双积分ADC

11.3.5ADC的主要技术指标

11.3.6集成ADC0809简介

本章小结

参考文献