本书介绍了可编程逻辑器件的内部结构和工作原理、用于数字逻辑电路设计的硬体描述语言VHDL和Verilog-HDL、可程式逻辑器件的开发系统ISE 5.1i的使用方法。最后通过几个具有一定套用价值的电子系统设计实例，介绍了实现数字逻辑系统的设计方法。

本书可作为从事电子产品开发及生产的工程技术人员学习和开发在系统可程式积体电路原理与套用技术的参考书，也可作为大专院校电子工程、计算机和自动化等相关专业开设实验与数字系统设计课程的教学参考书。

第1章 可程式逻辑器件 1

1.1 可程式逻辑器件概述 1

1.2 低密度PLD 4

1.3 高密度PLD 11

1.3.1 XC9500在系统可程式逻辑器件系列 12

1.3.2 Spartan可程式逻辑器件系列 15

1.3.3 Spartan-II可程式逻辑器件系列结构 21

1.4 CPLD和FPGA 24

1.5 基于可程式逻辑器件的数字系统的设计流程 26

1.6 可程式逻辑器件的发展趋势 28

第2章 VHDL语言 32

2.1 VHDL的基本结构 34

2.2 VHDL结构体的子结构 38

2.2.1 块(BLOCK)语句 38

2.2.2 进程(PROCESS)语句 39

2.2.3 子程式(SUBPROGRAMS)语句 43

2.2.4 库、程式包和配置 44

2.3 标示符、数据对象、数据类型、属性和保留关键字 47

2.3.1 标示符(Identifiers) 47

2.3.2 数据对象(Data Objects) 47

2.3.3 数据类型(Data Types)和属性 52

2.3.4 保留关键字 58

2.4 VHDL的运算操作符 59

2.5 VHDL的顺序描述语句 60

2.6 VHDL的并发描述语句 68

2.7 基本逻辑单元描述实例 74

2.8 测试程式的设计 95

第3章 Verilog-HDL语言 104

3.1 模组的结构 104

3.2 数据类型 107

3.2.1 常量的数据类型 107

3.2.2 变数的常用数据类型 108

3.3 运算符和表达式 109

3.4 语句 112

3.4.1 赋值语句 112

3.4.2 条件语句 114

3.4.3 循环语句 116

3.4.4 结构说明语句 117

3.4.5 块语句 119

3.4.6 语句的顺序执行和并行执行 120

3.4.7 编译预处理 122

3.5 基本逻辑单元描述实例 124

3.6 测试程式的设计 142

第4章 ISE 5.1i开发系统 144

4.1 设计流程 144

4.2 工程管理用户界面 146

4.3 VHDL的输入方法 146

4.3.1 创建一个新的工程项目 147

4.3.2 输入VHDL程式 149

4.3.3 利用语言参考模板编写程式 150

4.3.4 语法检查 151

4.3.5 逻辑功能仿真 151

4.3.6 综合 157

4.3.7 添加晶片管脚约束档案 158

4.3.8 设计的实现 162

4.3.9 配置FPGA 164

4.4 基于电路原理图输入的设计方法 167

4.4.1 创建一个新的工程项目 167

4.4.2 输入电路原理图 168

4.5 状态转换图描述状态机 172

4.6 硬体描述语言和电路原理图混合输入方式 177

4.6.1 输入模组count4的VHDL程式和生成的电路符号 178

4.6.2 使用ECS工具设计顶层电路的原理图 179

4.6.3 设计的实现 182

第5章 设计实例 183

5.1 实验开发板原理 183

5.1.1 实验开发板原理 183

5.1.2 XC2S15-5VQ100C的管脚连线 184

5.1.3 编程接口 186

5.2 设计实例 187

5.2.1 汉字显示 187

5.2.2 数字频率计 190

5.2.3 交通信号灯控制器 195

5.2.4 电子数字钟 200

5.2.5 计时器 206

5.2.6 电子密码锁 212

5.2.7 数字电压表 219

附录A 实验开发板电路原理图 226

A.1 实验开发板电路原理图之一 226

A.2 实验开发板电路原理图之二 227

A.3 实验开发板电路原理图之三 228

A.4 实验开发板电路原理图之四 229

附录B VHDL标準程式包 230

B.1 STD_LOGIC_1164 230

B.2 STD_LOGIC_ ARITH 234

B.3 STD_LOGIC_UNSIGNED 240

B.4 STD_LOGIC_SIGNED 242

附录C 缩写辞彙 244

附录D 参考网址 247

参考文献 248